IC JK FLIP-FLOP kép 74LS73 sơ đồ chân, nguyên lý hoạt động và ví dụ

0
2555

Trước khi bắt đầu tìm hiểu với JK FLIP-FLOP kép 74LS73, trước tiên chúng ta hãy hiểu rằng nó là gì? Flip-Flops và IC chốt là những linh kiện nhỏ được sử dụng để lưu trữ bit. 

IC JK FLIP-FLOP kép 74LS73 sơ đồ chân

Một flip-flop đơn đại diện cho hai trạng thái, trong đó dữ liệu được lưu trữ được biểu thị là 1 và cái còn lại được biểu thị bằng 0. Một chân chốt SR có hai vấn đề cần lưu ý. Thứ nhất là ở chân chốt SR nên tránh trường hợp cả S và R đều có giá trị bằng 0. 

Vấn đề thứ hai là trường hợp chốt có thể không xảy ra khi chân cho phép được kích mức cao. Để giải quyết vấn đề này, một flip flop JK được sử dụng. JK flip-flop đi kèm với một mạch chốt SR bên trong, nhưng nó cũng được cài một xung clock. 

Clock giải quyết được hai vấn đề này. JK flip flop được đặt theo tên của nhà thiết kế Jack Kilby. Chân Clock flip flop JK cũng cung cấp thêm một số chức năng. 

Nó cung cấp bốn kết hợp đầu vào, đó là logic 1, logic 0, không có sự thay đổi giá trị và thứ ba là thay đổi.

Giới thiệu về JK FLIP-FLOP kép 74S73

Bây giờ IC 74S73 JK FLIP FLOP kép, bất cứ khi nào chúng ta cần hai flip flop JK cùng lúc thì IC 74S73 là lựa chọn tốt nhất. Nó có 2 flip flop JK bên trong. 

Cả hai đều có cấu trúc khác nhau. Cả hai thậm chí không phụ thuộc vào nhau. Người dùng thậm chí có thể sử dụng một flip flop duy nhất mà không cần sử dụng cái còn lại.

Sơ đồ chân của JK FLIP-FLOP kép 74LS73

Sơ đồ chân của JK FLIP-FLOP kép 74LS73

Cấu hình Chân của 74LS73

Chân MÔ TẢ
1 CLK Chân 1 Chân 1 là chân cấp xung clock cho JK đầu tiên. Thay đổi xung được sử dụng để thay đổi trạng thái.
1 CLR (BAR) Chân 2 Pin 2 được sử dụng làm chân gửi lại của flipflop đầu tiên. Mức thấp sẽ được kích để xóa dữ liệu khỏi flip flop.
ĐẦU VÀO K-1 Chân 3 K-1 là chân đầu vào để gửi bit đến flip flop JK.
VCC Chân 4 Vcc được sử dụng để cấp nguồn cho flip flop JK và cho toàn bộ IC.
2 CLK Chân 5 Chân 5 được sử dụng để cấp xung clock cho flip flop JK thứ hai trong 74LS73. Thay đổi xung từ mức THẤP đến CAO được sử dụng để thay đổi trạng thái.
2 CLR (BAR) Chân 6 Chân 6 được sử dụng làm chân đặt lại bằng flipflop JK thứ hai. Xung mức thấp sẽ được sử dụng để thiết lập lại dữ liệu từ flip flop.
ĐẦU VÀO J-2 Chân 7 Nó được sử dụng để gửi đầu vào flip flop JK thứ hai.
OUTPUT 2Q  Chân 8 Chân 8 được sử dụng như một đầu ra đảo ngược của flip flop JK thứ hai.
ĐẦU RA 2Q Chân 9 Chân 9 được sử dụng làm đầu ra không đảo của flip flop JK thứ hai.
ĐẦU VÀO K-2 Chân 10 Chân 10 được sử dụng làm chân đầu vào cho flip flop JK thứ hai.
GND Chân 11 Chân nối đất của IC
ĐẦU RA 1Q Chân 12 Chân 12 cho đầu ra không đảo từ flip flop JK đầu tiên.
OUTPUT 1Q  Chân 13 Chân 13 cho đầu ra đảo từ flip flop JK đầu tiên.
ĐẦU VÀO J-1 Chân 14 Chân 14 được sử dụng làm đầu vào thứ hai của flip flop JK đầu tiên.

Đặc điểm nổi bật JK FLIP-FLOP kép 74LS73

  • Nó làm việc với tất cả các loại thiết bị TTL / EMOS.
  • Nó có thể lưu trữ một bit giống như các IC chốt khác nhưng nó có khả năng kích trạng thái bật tắt và không thay đổi.
  • 74LS73 có thể lưu trữ hai bit cùng một lúc.
  • Nó không có bất kỳ trạng thái lỗi và trạng thái không hợp lệ như một số IC chốt khác.
  • Phạm vi nhiệt độ hoạt động của nó là 0 – 70 độ và phạm vi nhiệt độ lưu trữ sạc là -65 đến 150 độ.
  • 74LS73 có hai loại package SOIC và PDIP.

Cách hoạt động của JK FLIP-FLOP kép

Cách hoạt động của JK FLIP-FLOP kép

Để hiểu 74LS73 trước tiên chúng ta cần hiểu chân SR chốt. Trong chân chốt SR có hai đầu vào. Đầu tiên, một chân reset và một chân là set. Đầu ra phải ở mức CAO ít nhất ở một chân và một chân khác phải ở trạng thái THẤP. 

Có bốn trạng thái logic mà chân chốt SR hoạt động, đó là khi có đầu vào khác nhau trên cả hai chân đầu vào nhưng khi có cùng đầu ra thì trong trường hợp 1,1 đầu ra trở nên không hợp lệ và trong trường hợp 1,1 đầu ra trở nên không thể đoán trước . 

Vì vậy, để giải quyết vấn đề này trong JK flip-flop, một xung clock bên trong được cấp. Xung clock điều khiển sự thay đổi của đầu ra nhờ trạng thái đầu vào.

JK flip flop có hai chân chốt SR và bốn cổng NAND như bạn có thể thấy trong hình dưới đây. Chốt đầu tiên được sử dụng làm chủ và một chốt SR khác được sử dụng làm tớ. 

Hai cổng NAND và chốt SR Slave cung cấp đầu vào cho chân Master SR. Đầu ra của chốt Slave với Master giúp flip flop JK chuyển đổi xung. Tín hiệu đầu vào của Master được kết nối với Cổng NAND. Đầu ra của cổng NAND được gắn vào chân clock. 

Chân clock chỉ cho phép cổng NAND cấp đầu ra MASTER khi xung clock nhận được một xung mức cao. Khi clock ở mức THẤP thì sẽ không có đầu ra. Đầu ra sẽ bị bỏ qua trong trường hợp Xung mức thấp. 

Đầu ra của chốt Master sẽ được đưa tới chốt Slave khi có xung thay đổi từ CAO đến THẤP đến cổng vào của chân chốt. Quá trình tạo xung nhịp giữa Master và Slave này làm cho việc chuyển dữ liệu từ master sang slave với một tín hiệu thời gian.

Bảng sự thật Flip Flop JK kép

Các kết quả đầu ra sau sẽ được thực hiện trên các đầu vào nhất định.

BẢNG SỰ THẬT JK FLIP FLOP
Xung clock Đầu vào Đầu ra Mô tả chi tiết
CLK J K Q Q’
X 0 0 1 0 Không có thay đổi
X 0 0 0 1
L – H 0 1 1 0 Chân SR
X 0 1 0 1
L – H 1 0 0 1
X 1 0 1 0
L – H 1 1 0 1 Chuyển đổi trạng thái
L – H 1 1 1 0

LH = xung thay đổi thấp đến cao

X = Không có sự thay đổi xung

Ứng dụng của JK FLIP-FLOP kép 74LS73

  • Nó được sử dụng như các thanh ghi dịch.
  • Mạch chốt và EEPROM sử dụng JK Flip Flop.
  • JK Flip Flop được sử dụng rộng rãi trong RAM.
  • Do tốc độ nhanh, nó được sử dụng rộng rãi để điều khiển các mẫu LED cụ thể.
  • JK Flip Flop được sử dụng làm thanh ghi Bộ nhớ và bộ điều khiển.

Mô phỏng với Proteus 

Trong Proteus trước tiên, hãy hiểu Flip Flop sẽ hoạt động như thế nào. Khi chúng ta cấp một trạng thái logic 1 trên J và 0 trên K thì chúng ta nhận được đầu ra 1 trên Q và 0 trên Q’.

Toàn bộ quá trình này sẽ tuân theo bảng sự thật như chúng tôi đã đề cập ở trên. Xung clock liên tục thay đổi theo thời gian để thay đổi đầu ra.

Ứng dụng của JK FLIP-FLOP kép 74LS73 1

Ứng dụng của JK FLIP-FLOP kép 74LS73 2

Bây giờ ở đây chúng ta sẽ tìm hiểu hai trạng thái còn lại. Bây giờ kích logic mức CAO tại “J” thì bạn có thể nhận thấy rằng Q =1, nhưng khi bạn thay đổi logic ở “J”, nó sẽ không bị ảnh hưởng. Bởi vì điều này cho thấy rằng một bit đã được lưu trữ trong flip flop.

Để xóa bit được lưu trữ, chỉ cần sử dụng nút reset. Trong các linh kiện số, chức năng reset này có thể được thực hiện bằng tín hiệu số.

Nút reset sẽ xóa bit khỏi tất cả các chân đầu ra nhưng Nếu chúng ta sử dụng phương pháp khác như chuyển “J” sang mức thấp và “K” sang mức cao thì bit sẽ chuyển từ Q sang Q ‘. Sự chuyển dịch này không phải là từ Q sang Q ‘ mà Nó xuất phát từ chân K.

Bây giờ chúng ta sẽ thảo luận về trạng thái cuối cùng là cả hai đầu vào=1. Khi chúng tôi kích cả hai đầu vào = 1 thì hơn một đầu ra sẽ chuyển đổi. Đầu ra sẽ không ổn định. 

Nó sẽ tiếp tục thay đổi theo tốc độ của tín hiệu clock đầu vào. Tất cả bốn hiệu ứng này mô tả cách flip flop lưu trữ dữ liệu và sẽ tránh gửi dữ liệu không hợp lệ từ flip flop.

>> Mời anh em xem thêm

Tôi là một người làm việc trong lĩnh vực cơ khí, thiết bị công nghiệp....Blog là nơi tôi chia sẻ thông tin hữu ích đến các bạn đọc.
Subscribe
Notify of
0 Bình luận
Inline Feedbacks
View all comments