74LS76 JK Flip-Flops kép có chức năng Preset và Clear

0
1597

74LS76 với JK flip flop kép. JK flip flop được sử dụng rộng rãi trong các linh kiện điện tử hàng ngày bằng nhiều ứng dụng nhưng nguyên lý cơ bản của JK flip flop là lưu trữ một bit. Và sử dụng bit đó xử lý các chức năng tiếp theo. 

Ở các mạch điện tử số, flip flop JK là một trong những flip flop phổ biến do có đầu vào xung clock, preset và clear. JK flip-flop thay đổi trạng thái của nó với tín hiệu xung clock. 

Tín hiệu xung clock có thể là cạnh dương hoặc cạnh âm. Xung clock mang lại nhiều tác dụng cho flip flop. 74LS76 cũng đã cung cấp một tính năng bỏ qua hoặc chặn các đầu ra không hợp lệ.

Giới thiệu 74LS76

JK flip flop có thể được thiết kế thủ công bằng cách kết hợp các cổng logic đơn giản như cổng NOT, OR và AND nhưng sẽ mạch làm mạch trở nên phức tạp, thay vào đó 74LS76 tích hợp cùng lúc hai flip flop JK. 

Flip flop JK trong vi mạch 7476 này cũng có chức năng preset và clear cho phép vi mạch bỏ qua xung nhịp đầu vào và đưa ra các đầu ra khác nhau. 7476 dựa trên TTL và có thể được kết nối với bất kỳ thiết bị TTL hoặc các vi điều khiển. 

IC có nhiều package làm cho IC sử dụng được ở bất cứ phần cứng nào tùy theo yêu cầu. Nhiều IC có thể được sử dụng để tạo ra các IC khác trong trường hợp cần thiết.

Sơ đồ sơ đồ chân 74LS76

Sơ đồ sơ đồ chân 74LS76 

Chân Mô tả
1 CLK Chân 1 Chân 1 là chân đầu vào. Nó được sử dụng để cung cấp xung nhịp cho flip flop JK đầu tiên. Xung mức CAO đến THẤP sẽ tác động đến flip flop.
1 PRE’ Chân 2 Chân 2 là chân đầu vào preset. Nó được sử dụng để preset (1Q) của flip flop đầu tiên lên mức CAO. Là chân tích cực mức thấp.
1 CLR ‘ Chân 3 Chân 3 là chân đầu vào Clear của flipflop đầu tiên. Nó được sử dụng để reset đầu ra của flip flop đầu tiên. Nó là chân tích cực mức thấp.
Đầu vào 1, J Chân 4 Chân 4 là chân đầu vào đầu tiên của flipflop đầu tiên. Nó được sử dụng để nhận bit dữ liệu đầu vào đầu tiên cho vi mạch. Nó có thể là mức CAO hoặc THẤP.
VCC Chân 5 Chân 5 được sử dụng làm chân nguồn. Nó được sử dụng để cấp nguồn cho vi mạch cho nó hoạt động.
2 CLK Chân 6 Chân 6 là một chân đầu vào. Nó được sử dụng để cấp xung clock cho flip flop JK thứ hai. Xung mức CAO đến THẤP sẽ có tác động đến vi mạch.
2 PRE’ Chân 7 Chân 7 là chân đầu vào preset của flip flop thứ hai. Nó được sử dụng để làm cho đầu ra (2Q) của flip flop thứ hai lên mức cao. Là chân tích cực mức thấp.
2 CLR ‘ Chân 8 Chân 8 là chân đầu vào clear của flip flop thứ hai. Nó được sử dụng để reset lại đầu ra của flip flop thứ hai. Là chân tích cực mức thấp.
Đầu vào 2, J Chân 9 Chân 9 là chân đầu vào đầu tiên của flipflop thứ hai. Nó được sử dụng để cấp bit dữ liệu đầu vào đầu tiên cho vi mạch. Nó có thể là mức CAO hoặc THẤP.
2Q ‘ Chân 10 Chân 10 là chân đầu ra thứ hai của flip flop thứ hai. Nó sẽ cung cấp đầu ra đảo ở chân 11.
ĐẦU RA 2Q Chân 11 Chân 11 là chân đầu ra đầu tiên của flipflop thứ hai. Nó kích bit đầu ra của flip flop thứ hai.
Đầu vào 2K Chân 12 Chân 12 là chân đầu vào thứ hai của flip flop thứ hai. Nó được sử dụng để cấp bit dữ liệu đầu vào thứ hai cho vi mạch. Nó có thể là mức CAO hoặc THẤP.
GND Chân 13 Chân 13 là chân nối đất. 
1Q ‘ Chân 14 Chân 14 là chân đầu ra thứ hai của flip flop đầu tiên. Nó sẽ cấp đầu ra đảo ở chân 15.
ĐẦU RA 1Q Chân 15 Chân 15 là chân đầu ra đầu tiên của flip flop đầu tiên. Nó sẽ cấp bit đầu ra của flip flop đầu tiên.
Đầu vào 1K Chân 16 Chân 16 là chân đầu vào thứ hai của flip flop đầu tiên. Nó được sử dụng để cấp bit dữ liệu đầu vào thứ hai cho vi mạch. Nó có thể là mức CAO hoặc THẤP.

FF tương tự khác là: 74LS73, 74LS76A

Ngoài có các IC tương tự với IC này là: 74LS107, 4027B, HEF4013, CD4042,..

Nguyên lý hoạt động của JK Flip-Flop

74LS76 có 5 chân đầu vào và hai chân đầu ra. Đầu ra sẽ phụ thuộc vào hầu hết các chân đầu vào. Khi IC ở trạng thái mức THẤP tại chân reset thì chân đầu ra sẽ ở mức THẤP và ở đầu ra đảo, trạng thái sẽ ở mức cao.

Khi giá trị preset ở trạng thái mức CAO thì chân đầu ra sẽ ở mức CAO và ở đầu ra đảo, trạng thái sẽ ở mức THẤP. 

Để sử dụng IC chúng ta cần giữ những chân trên ở mức THẤP, trong trường hợp trạng thái mức CAO ở cả hai chân thì cả đầu ra và đầu ra đảo ngược sẽ cho trạng thái mức cao. Chân reset và clear sẽ kích các trạng thái này ở các đầu vào khác nhau.

Đầu vào Đầu ra
CLEAR PRESET Đầu ra Đầu ra đảo 
0 0 1 1
0 1 0 1
1 0 1 0
1 1 Phụ thuộc các chân đầu vào khác

Khi clear = 1 và preset = 1 thì đầu ra sẽ thay đổi theo xung clock từ mức CAO đến THẤP tùy thuộc vào đầu vào J và K. Khi J và K cả hai đầu vào ở mức THẤP thì sẽ không có bất kỳ thay đổi nào ở đầu ra. 

Đầu ra sẽ tùy thuộc vào trạng thái trước đó. Trong trường hợp J = 1 và K = 1, đầu ra sẽ được duy trì bật tắt ở mỗi xung clock. Các trạng thái khác sẽ theo bảng sự thật sau đây .

Đầu vào Đầu ra
Xung clock J K Q Q’
H – L 0 0 Q Q’
H – L 0 1 0 1
H – L 1 0 1 0
H – L 1 1 Thay đổi theo xung

Hai bảng trên giải thích hoạt động chung của JK FF, bảng trạng thái  mô tả chi tiết chức năng của 74LS76 với các tính năng clear và preset.

Hai bảng trên giải thích hoạt động chung của JK FF,

Ví dụ về bộ đếm 0-9 với 74LS76

Trong ví dụ này, chúng tôi sẽ xây dựng một bộ đếm 3 bit bằng cách sử dụng JK flip flop và sau đó chúng tôi sẽ hiển thị giá trị bằng cách chuyển đổi nó thành số thập phân trên led 7 đoạn. 

Để thiết kế một bộ đếm ba bit, chúng ta sẽ cần một thành phần phụ là cổng AND và sau đó chúng ta sẽ sử dụng bốn flip flops JK.

Sau khi thiết kế bộ đếm 3 bit, chúng ta sẽ sử dụng IC 74LS76 để chuyển dữ liệu nhị phân sang led 7 đoạn cathode chung. Xung clock sẽ tạo đầu ra và IC sẽ hiển thị dữ liệu trên led 7 đoạn. Đây là hình ảnh.

Ví dụ về bộ đếm 0-9 với 74LS76

Trong ba bit dữ liệu, chúng ta có thể lưu trữ từ 000 đến 111 tương ứng là tám giá trị. Và led 7 đoạn đang hiển thị giá trị từ 0 đến 7 ở dạng thập phân. 

JK flip flop lưu trữ từng giá trị và tạo ra các giá trị mới trên mỗi xung đồng hồ. 74LS48 được sử dụng như một bộ giải mã BCD sang led 7 đoạn. Chúng ta có thể nhận giá trị bất kỳ lúc nào trước khi xung clock thay đổi. 

Trong bộ vi xử lý và bộ điều khiển, các chân clock được điều khiển bằng tín hiệu thủ công để thay thế dữ liệu cho đến khi dữ liệu vẫn được lưu trữ và quá trình này làm cho flip flop vượt trội trong việc lưu trữ dữ liệu tạm thời trong nhiều thiết bị.

Mô phỏng Proteus

YouTube video

Đặc tính JK flipflop kép 74LS76

  • Flip flop JK kép được tích hợp trong 1 mạch duy nhất.
  • 7476A có nhiều package với DIP 14 chân, GDIP và PDSO.
  • 74LS76 có chức năng preset và clear.
  • IC có đầu ra ở dạng TTL cho phép nó hoạt động với các thiết bị TTL và vi điều khiển khác.
  • IC 74LS76 có thể được sử dụng như một flip flop riêng lẻ mà không ảnh hưởng đến những cái khác.

7476 THÔNG SỐ KỸ THUẬT

  • Dải điện áp hoạt động cho IC là 4 đến 6V.
  • Phạm vi điện áp đầu vào cho trạng thái mức CAO tối thiểu là 2V và trạng thái mức THẤP là 0,8V.
  • IC 74LS76 cho điện áp đầu ra ở trạng thái mức CAO là 3,5V và cho trạng thái THẤP là 0,25V.
  • IC có thể hoạt động từ -55 đến -125 độ.

Ứng dụng Flip Flop 74LS74A

  • Nó có thể được sử dụng để thiết kế một thanh ghi dịch và EEPROM.
  • Nó được sử dụng để lưu trữ trong RAM.
  • 74LS76 cũng sử dụng linh kiện chốt.
  • IC có thể được sử dụng để thiết kế bộ đếm.

Sơ đồ 2D 74LS76

Sơ đồ 2D 74LS76

>> Mời anh em xem thêm

Tôi là một người làm việc trong lĩnh vực cơ khí, thiết bị công nghiệp....Blog là nơi tôi chia sẻ thông tin hữu ích đến các bạn đọc.
Subscribe
Notify of
0 Bình luận
Inline Feedbacks
View all comments