74LS138 – IC giải mã 3 sang 8

0
2606

74LS138 là một linh kiện chuyển đổi logic truyền tín hiệu kiểu song song TTL được sử dụng để chuyển đổi tín hiệu nhị phân 3-bit sang 8-bit . 

Mục đích thực tế của con chip này được thiết kế để phân kênh hay trong ngôn ngữ máy chúng ta có thể nói là một thiết bị giải mã. Thiết bị lấy 3 dữ liệu đầu vào và chuyển thành dữ liệu 8-bit. 

Chip này được sử dụng nhiều trong việc giải mã trong bộ nhớ để giảm thiểu ảnh hưởng của việc giải mã. Con chip này bao gồm ba chân kích hoạt, ba chân đầu vào và 8 chân đầu ra.

Giới thiệu về 74LS138

Ba chân kích hoạt là chân điều khiển giúp giảm thiểu việc sử dụng cổng ngoài và biến đổi khi dữ liệu đang mở rộng. 

IC có thể sử dụng giải mã mà không cần bất kỳ bộ biến đổi bên ngoài nào cho nhiều chân. Trong trường hợp của IC giải mã 32 chân sẽ yêu cầu một mạch biến đổi. 

74LS138 sử dụng các chân kích hoạt làm đầu vào dữ liệu cho bộ giải mã đầu vào, nếu không bật các chân kích hoạt, dữ liệu sẽ không thể giải mã. 

74LS138 được thiết kế với các điốt Schottky giúp hạn chế rối trên đường dây và làm cho thiết kế trở nên đơn giản.

Sơ đồ chân của bộ giải mã 74LS138

Sơ đồ chân của bộ giải mã 74LS138

CẤU HÌNH CHÂN

CHÂN CHỨC NĂNG
A Chân 1 Chân số 1,2,3 được sử dụng làm chân đầu vào. Dữ liệu trên các chân đầu vào có thể là bất kỳ giá trị nào được tính bằng bit. Giá trị trên các chân này sẽ ảnh hưởng đến giá trị đầu ra.
B Chân 2
C Chân 3
G2’A Chân 4 Chân 4 là chân cho phép đầu tiên của bộ giải mã. Nó sẽ ảnh hưởng đến đầu ra rất nhiều. Chân 4 là chân tích cực mức thấp. Trong trường hợp mức cao ở chân 5, trạng thái kích hoạt và đầu vào khác sẽ không bị ảnh hưởng, vì khi đó sẽ không có thay đổi ở đầu ra.
G2’B Pin 5 Chân 5 là chân bật thứ hai của bộ giải mã. Nó sẽ ảnh hưởng đến đầu ra nhiều như các chân kích hoạt khác. Chân 4 là chân trạng thái thấp đang hoạt động. Trong trường hợp trạng thái CAO trên chân 5, điều kiện kích hoạt và đầu vào khác sẽ không thành vấn đề, bởi vì khi đó sẽ không có ảnh hưởng đến đầu ra giống như các chân kích hoạt khác.
G1 Pin 6 Chân 6 là chân bật thứ ba của bộ giải mã. Nó sẽ ảnh hưởng đến đầu ra nhiều như các chân kích hoạt khác. Chân 6 là chân trạng thái CAO đang hoạt động. Trong trường hợp trạng thái THẤP trên chân 6, điều kiện kích hoạt và đầu vào khác sẽ không thành vấn đề, vì khi đó sẽ không có ảnh hưởng đến đầu ra.
GND Pin 7 Chân 7 sẽ được sử dụng làm điểm chung cho các thiết bị kết nối với bộ giải mã.
Y7 Pin 8 Có tổng cộng 8 đầu ra trên 74LS138 và tất cả các chân từ 8 – 15 sẽ đại diện cho đầu ra của bộ giải mã. Các chân này sẽ cho trạng thái đầu ra là LOW đang hoạt động.
Y6 Pin 9
Y5 Pin 10
Y4 Pin 11
Y3 Pin 12
Y2 Pin 13
Y1 Pin 14
Y0 Pin 15
Vcc Pin 16 Chân 16 sẽ được sử dụng để cấp nguồn cho IC.

 

CHÂN CHỨC NĂNG
A Chân 1 Chân số 1,2,3 được sử dụng làm chân đầu vào. Dữ liệu trên các chân đầu vào có thể là bất kỳ giá trị nào được tính bằng bit. Giá trị trên các chân này sẽ ảnh hưởng đến giá trị đầu ra.
B Chân 2
C Chân 3
G2’A Chân 4 Chân 4 là chân cho phép đầu tiên của bộ giải mã. Nó sẽ ảnh hưởng nhiều đến đầu ra. Chân 4 là chân tích cực mức thấp. Trong trường hợp mức cao ở chân 5, trạng thái kích hoạt và đầu vào khác sẽ không bị ảnh hưởng, vì khi đó sẽ không có thay đổi ở đầu ra.
G2’B Chân 5 Chân 5 là chân kích hoạt thứ hai của bộ giải mã. Nó ảnh hưởng nhiều đến đầu ra như các chân kích hoạt khác. Chân 4 là chân tích cực mức thấp. Trong trường hợp mức cao ở chân 5, điều kiện kích hoạt và đầu vào khác sẽ không bị ảnh hưởng, bởi vì khi đó sẽ không có kích hoạt đầu ra giống như các chân cho phép khác.
G1 Chân 6 Chân 6 là chân cho phép thứ ba của bộ giải mã. Nó sẽ ảnh hưởng nhiều đến đầu ra  như các chân kích hoạt khác. Chân 6 là chân tích cực mức cao. Trong trường hợp mức thấp ở chân 6, điều kiện kích hoạt và đầu vào khác sẽ không bị thay đổi, vì khi đó sẽ không có ảnh hưởng đến đầu ra.
GND Chân 7 Chân 7 là chân chung cho các thiết bị kết nối với bộ giải mã.
Y7 Chân 8 Có tổng cộng 8 đầu ra trên 74LS138 và tất cả các chân từ 8 – 15 sẽ đại diện cho đầu ra của bộ giải mã. Các chân này sẽ cho trạng thái đầu ra tích cực mức thấp.
Y6 Chân 9
Y5 Chân 10
Y4 Chân 11
Y3 Chân 12
Y2 Chân 13
Y1 Chân 14
Y0 Chân 15
Vcc Chân16 Chân 16 để cấp nguồn cho IC.

Đặc tính 74LS138

  • IC 74LS138 được thiết kế đặc biệt cho một số ứng dụng tốc độ cao như bộ giải mã bộ nhớ và hệ thống truyền dữ liệu.
  • Nó đi kèm với ba chân kích hoạt giúp đơn giản hóa linh kiện cho các đầu vào từ các vấn đề phân tầng và nhận dữ liệu.
  • Nó được thiết kế với điốt kẹp Schottky cho hiệu suất cao.
  • IC 74LS138 có Bảo vệ ESD bên trong.
  • Nó có dạng package chẳng hạn như SOIC, PDIP & SOP.
  • Các đầu vào trên bộ giải mã có thể có điện áp cao hơn nguồn điện cấp.
  • Nó có thể được sử dụng trong mọi môi trường do nhiệt độ hoạt động cao.

Thông số kỹ thuật 74LS138

  • Dãy năng lượng đầu vào cho bộ giải mã là 1,0 – 5,0 Volts.
  • Thời gian truyền dẫn của IC thường là 21ns
  • Mức tiêu thụ điện năng thấp gần 32mW
  • Bộ giải mã có thể hoạt động trong dãy nhiệt độ từ -40 đến +125 độ.

Các bộ giải mã khác: 74LS48 , 74LS145 CD4052

Cách làm việc của bộ giải mã 74LS138

IC có một mạch hơi phức tạp. IC đưa ra hai bộ đảo ở một chân đầu vào và hai bộ nghịch lưu ở hai chân kích hoạt. Ba chân cho phép đi qua cổng AND và điều khiển các đầu ra. Đầu ra đi ra thông qua các cổng NAND . 

Mọi đầu ra tự động đảo ngược bởi cổng NOT của cổng NAND. Tất cả các cổng NAND trên đầu ra được điều khiển bằng các chân cho phép trực tiếp chỉ cho phép đầu ra khi hai chân cho phép E1 ‘và E0’ là mức THẤP và E2 là mức CAO. 

Nếu tất cả các chân cho phép đều được tích cực thì sẽ cho đầu ra, không quan trọng đầu vào là mức CAO hay mức THẤP. 

Trong trường hợp bất kỳ chân cho phép nào không hoạt động thì sẽ không có bất kỳ đầu ra nào, không quan trọng đầu vào và các chân kích hoạt khác ở trạng thái gì.

Cách làm việc của bộ giải mã 74LS138

Mọi đầu ra đều có trạng thái đầu vào cố định. Có ba trạng thái đầu vào và cả ba đầu vào tạo nên trạng thái của 8 đầu ra. 

Mỗi đầu vào làm cho một đầu ra mức THẤP khi các chân cho phép được kích hoạt. Đầu ra và đầu vào sẽ phụ thuộc vào bảng sự thật sau.

Bảng chi tiết 74LS138

Các chân cho phép Đầu ra
E0 ‘ E1 ‘ E2 A2 A2 A0 Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0
1 x x x x x 1 1 1 1 1 1 1 1
x 1 x x x x 1 1 1 1 1 1 1 1
x x x x x x 1 1 1 1 1 1 1 1
0 0 1 0 0 0 1 1 1 1 1 1 1 0
0 0 1 0 0 1 1 1 1 1 1 1 0 1
0 0 1 0 1 0 1 1 1 1 1 0 1 1
0 0 1 0 1 1 1 1 1 1 0 1 1 1
0 0 1 1 0 0 1 1 1 0 1 1 1 1
0 0 1 1 0 1 1 1 0 1 1 1 1 1
0 0 1 1 1 0 1 0 1 1 1 1 1 1
0 0 1 1 1 1 0 1 1 1 1 1 1 1

Trong bảng sự thật, “X” đại diện bỏ qua bất kể ở giá trị nào, đó là do các điều kiện mà chúng ta phải đáp ứng ở các chân kích hoạt như chúng ta đã thảo luận ở trên. 74LS138 là bộ giải mã hệ thống và bộ nhớ nhanh nhất. Nó được sử dụng rộng rãi trong nhiều ứng dụng.

Ứng dụng bộ giải mã 74LS138 3-8

  • Nó được sử dụng rộng rãi trong các bộ giải mã.
  • Server cũng dùng IC 74LS138.
  • Một số hệ thống số có vi điều khiển vẫn sử dụng 74LS138 để giải mã dữ liệu.
  • Các mạch viễn thông và bộ nhớ cũng sử dụng bộ giải mã do số lượng hạn chế của đường truyền dữ liệu.

Ví dụ mô phỏng Proteus

Bộ giải mã đa kênh 74LS138 có thể làm việc với bất kỳ bộ vi điều khiển hoặc thiết bị TTL nào. Nó sẽ chỉ cần trạng thái đầu vào mức CAO và mức THẤP để hoạt động. 

Bây giờ chúng ta sẽ sử dụng bộ giải mã trong Proteus với các cổng logic để hiểu chức năng của nó theo bảng sự thật. Thêm các trạng thái logic để kích hoạt và các chân đầu vào, cũng thêm trạn thái logic đầu ra. 

Đầu tiên, đặt tất cả đầu vào bằng 0 nhưng bật ở trạng thái cho phép tích cực. Bạn sẽ thấy ở hình ảnh dưới đây là có đầu ra tại Y0.

Ví dụ mô phỏng Proteus 1

E1, E2 và E3 ở trạng thái tích cực nhưng đầu vào ở trạng thái mức THẤP, nhưng chúng tôi vẫn nhận được đầu ra mức THẤP. 

Bây giờ hãy thay đổi một trong các chân kích hoạt thành không tích cực. Bạn sẽ nhận thấy rằng sẽ không có đầu ra khi đầu vào thậm chí ở trạng thái CAO.

Ví dụ mô phỏng Proteus 2

Đầu vào tối thiểu là 000 và đầu vào tối đa có thể là 111. Ở đầu vào tối thiểu, đầu ra sẽ là 0 tại Y0 và ở đầu vào tối đa, đầu ra sẽ là 0 tại Y7. 

Chuyển đổi trạng thái đầu vào sẽ rất nhanh chóng thay đổi ở đầu ra chỉ ở trạng thái cho phép. 74LS138 là một bộ phân kênh từ 3 đến 8 bit nhưng cũng có một số bộ phân kênh nhiều đầu vào hơn 3 bit. 

Trong trường hợp đó, để tìm ra đầu ra của chúng, chúng ta sử dụng công thức 2 n sau đây. Trong công thức này, n đại diện cho số đầu vào. Tổng số đầu vào sẽ quyết định tổng số đầu ra cho tất cả các loại bộ ghép kênh.

Mô phỏng Proteus

YouTube video

Mô hình kích thước 2D và database

Mô hình kích thước 2D và database

⏭️ Anh em đã xem chưa?

Tôi là một người làm việc trong lĩnh vực cơ khí, thiết bị công nghiệp....Blog là nơi tôi chia sẻ thông tin hữu ích đến các bạn đọc.
Subscribe
Notify of
0 Bình luận
Inline Feedbacks
View all comments